文献阅读（8）：fpgaConvNet（2）
目录
一、简介
1.题目：
fpgaConvNet: A Framework for Mapping Convolutional Neural Networks on FPGAs
2.时间：
2016.08
3.来源：
IEEE
4.简介：
fpgaConvNet是一种特定领域建模框架，采用的是将ConvNet映射到基于FPGA的可重构平台的自动化设计方法。由于深度学习网络计算复杂，难以构建足够的计算基础设施，而fpga适用于构建高性能深度学习系统，并能保证可移植性和可扩展性。神经网络映射到fpga的前提是假设训练已经由软件离线执行，并且类似映射工作大多集中于分类任务，fpgaConvNet也是如此。
5.论文主要贡献：
①定义SDF模型来捕获ConvNet工作负载，使用代数、图和流计算来表示硬件实现。
②fpga框架，将获取到的ConvNet模型进行快速设计空间探索（DSE），并通过Vivado HLS硬件设计完成。
二、相关名词
DSL：Domain Specific Language，领域特定语言
DAG：Directed Acyclic Graph，有向无环图
HLS：High Level Synthesis，高层次综合
RTL：Register Transfer Level，寄存器转换级电路
三、 相关背景知识
1.Vivado HLS
是由xilinx推出的一款可以直接使用C、C++来对FPGA进行编程的工具。
2.Simulated Annealing
模拟退火算法，是一种基于贪心算法使用的机器学习算法，有一定概率可以解决贪心算法中出现的局部最优解的问题。这是因为模拟退火算法把随机性作为搜索最优解过程的一部分，当达到局部最优解时，它有一定概率接受更差的解决方案作为当前的工作解决方案，这就有可能跳过局部最优解而找到全局最优解。
比如图中搜索函数最小值，假设我们从最左边的起点开始搜索，会找到局部最优解A点，模拟退火算法中的随机因素会以一定概率接受一个比当前解较差的解，因此就有一定概率会越过A得到全局最优解B点。
四、处理流程概述
1.使用论文中规定的语言对ConvNet结构、目标fpga平台资源信息进行描述，并将两者作为输入。
2.将ConvNet描述转换为DAG，进而转换为SDFG，使用SDF硬件中间表示。
3.提取目标平台资源约束的信息。
4.综合2、3进行设计空间探索，包括子图划分、粗粒度折叠与细粒度折叠，进行最优化时考虑的是分区点和粗粒度和细粒度折叠因子，以最大化ConvNet的吞吐量。
5.进行ConvNet硬件映射。
6.使用一系列基准程序对框架进行测试评估。