makefile和cmake
Makefile 是一种文件，它定义了一个项目中的编译规则、依赖关系和构建过程。Makefile 可以自动化地构建和管理项目，使得整个项目的构建过程更加高效和可靠。下面是 Makefile 的常用语法：
1. 定义变量
变量可以用来保存一些常用的参数和路径，以便在后面的规则中使用。变量的定义格式为：变量名 = 变量值。例如：
```
CC = gcc
CFLAGS = -Wall -O2```
2. 定义规则
规则是 Makefile 中最重要的部分，它定义了如何生成目标文件和依赖关系。规则的格式为：
```
target: dependencies
command```
其中，target 是生成的目标文件，dependencies 是依赖的文件或目录，command 是生成目标文件的命令。例如：
```
hello: main.o func.o
$(CC) -o hello main.o func.o```
3. 定义伪目标
伪目标是一种特殊的目标，它并不对应任何文件，只是用来执行一些操作。伪目标的格式为：
```
.PHONY: target```
例如：
```
.PHONY: clean
clean:
rm -f *.o hello```
4. 定义通配符
通配符可以用来匹配一组文件名或目录名。常用的通配符有 *（匹配任意字符）、?（匹配一个字符）和 %（匹配任意字符串）。例如：
```
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c, %.o, $(SRC))```
上面的代码中，$(wildcard *.c) 匹配所有的 .c 文件，$(patsubst %.c, %.o, $(SRC)) 将所有的 .c 文件替换为对应的 .o 文件。
下面是一个完整的示例 Makefile，其中包含了上述语法的使用：
```
CC = gcc
CFLAGS = -Wall -O2
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c, %.o, $(SRC))
.PHONY: all clean
all: hello
hello: $(OBJ)
$(CC) -o $@ $^
%.o: %.c
$(CC) $(CFLAGS) -c $< -o $@
clean:
rm -f *.o hello```
上面的代码中，定义了变量 CC 和 CFLAGS，分别表示编译器和编译选项。使用了通配符 $(wildcard *.c) 和 $(patsubst %.c, %.o, $(SRC)) 来匹配所有的 .c 文件和对应的 .o 文件。使用了规则来生成目标文件和依赖关系，其中 $(OBJ) 表示所有的 .o 文件，$@ 表示目标文件名，$^ 表示所有的依赖文件，$< 表示第一个依赖文件。使用了伪目标 clean 来清理生成的文件。
Makefile 和 CMake 都是用于构建和管理项目的工具，但它们的实现方式和使用方法有所不同。
Makefile 是一种文本文件，它定义了项目中的编译规则、依赖关系和构建过程。Makefile 使用 make 工具来自动化地构建和管理项目，其中 make 工具会根据 Makefile 中的规则来生成目标文件和依赖关系。Makefile 的优点是简单易懂，可以直接在终端中使用，但是当项目变得复杂时，需要手动编写的规则会变得很繁琐。
CMake 是一种跨平台的构建工具，它使用一种类似于编程语言的方式来定义项目的构建和依赖关系。CMake 会根据 CMakeLists.txt 文件来生成 Makefile 或其他构建系统所需的文件，然后使用相应的构建系统来构建项目。CMake 的优点是可以跨平台使用，支持多种构建系统，可以自动生成 Makefile，使得构建过程更加高效和可靠，但是需要学习一定的语法和使用方法。
总的来说，Makefile 更加简单易用，适合小型项目和快速开发，而 CMake 更加灵活强大，适合大型项目和跨平台开发。