包含标签：fpga开发 的文章
-
产品推荐 – 基于Xilinx Virtex UltraScale+的XUP-P3R FPGA加速卡
1、产品概述 XUP-P3R还集成了一个板卡管理控制器（BMC），用于先进的系统监控，这大大简化了平台的集成和管理。所有这些特点结合起来，使XUP-P3R成为广泛的……admin 2024-03-16
-
【牛客】VL60 使用握手信号实现跨时钟域数据传输
题目描述 分别编写一个数据发送模块和一个数据接收模块，模块的时钟信号分别为clk_a，clk_b。两个时钟的频率不相同。数据发送模块循环发送0-7，在每个数据…… -
基于FPGA的电子密码锁设计论文（含视频代码仿真）
写在前面：本设计仅供学习参考，不保证正确，免费分享，恳请关注一下 源码来自大佬:http://t.csdn.cn/Oxtcg 稍作改动 实物演示视频：基于FPGA的电子密码锁，…… -
Verilog设计数字时钟
目录 一、设计要求 二、模块总和 三、模块设计 1.顶层模块 2.秒分频模块 3.秒计数模块 4.分钟分频模块 5.分钟计数模块 6.小时分频模块 7.小时计数模块 8.数据…… -
【FPGA & Verilog】各种加法器Verilog
1bit半加器adder设计实例 module adder(cout,sum,a,b); output cout; output sum; input a,b; wire cout,sum; assign {cout,sum}=a+b; endmodule 解释说明 （…… -
verilog语法进阶-分布式ram
概述: FPGA的LUT查找表是用RAM设计的，所以LUT可以当成ram来使用，也并不是所有的LUT都可以当成ram来使用，sliceM的ram可以当成分布式ram来使用，而sliceL的r…… -
【ZYNQ学习】PL第一课
这节课讲什么？ 这节课的名字本来是想写为LED，但这一课里除了LED也有按键，又想换为GPIO控制，但关于PL的GPIO控制，不应该这么草率和简单，而且这一课有很…… -
西南科技大学数字电子技术实验六（智力竞赛抢答器的设计及FPGA实现）FPGA部分
一、实验目的 进一步掌握D触发器，分频电路，多谐振荡电器，CP时钟脉冲元等单元电路的设计。 二、实验原理 三、程序清单（每条语句必须包括注释或在开发窗…… -
verilog语法基础-算术运算
概述： 虽然算术运算的基本的计算，但是对于计算机器来说，是非常复杂的功能。FPGA能够进行算术运算仅仅是低位的整数运算。其中性能比较好的是加法运算，减法…… -
嵌入式硬件和软件哪个好?
嵌入式硬件和软件哪个好? 嵌入式软硬件工程师哪个更有前途呢?一起来看看。 嵌入式是分为软硬件工程师的，首先我们先来看看嵌入式硬件工程师吧! 嵌入式硬件……