包含标签：fpga开发 的文章
-
数字后端物理设计输入文件介绍(.v .sdc .lib/.db .lef .tlef/.tf rc corner .view)
Physical Design input files Inputs for Physical Design | Physical Design input files Remark：Team VLSI mandatory inputs(必须要有的输入文件) D……admin 前天
-
【以太网通信】RGMII 接口及其时序规范
RGMII 接口是常见的以太网通信接口，主要用于 MAC 和 PHY 之间的通信，支持10/100/1000Mbps 三种通信速率。本文主要介绍 RGMII 接口定义及其在 1000Mbps 速…… -
FPGA应用于图像处理
FPGA应用于图像处理 FPGA（Field-Programmable Gate Array）直译过来就是现场可编程门阵列。是一种可以编程的逻辑器件，具有高度的灵活性，可以根据具体需求…… -
紫光FPGA试用–软件篇
目录 一 软件安装启动 二 如何打开IP核？查看/修改现有IP核参数？ 三 如何定义引脚？ 四 如何下载code进入FPGA? 1. 下载到FPGA芯片内： 2.下载到外部FLASH中…… -
呼吸灯——FPGA
文章目录 前言 一、呼吸灯是什么？ 1、介绍 2、占空比调节示意图 二、系统设计 1、系统框图 2、RTL视图 三、源码 四、效果 五、总结 六、参考资料 …… -
Verilog 学习之路（三）——牛客刷题篇
1.输入序列连续的序列检测 题面 [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-kJH9kHFH-1690301233803)(https://s2.loli.net/…… -
[HDLBits] Module shift8
This exercise is an extension of module_shift. Instead of module ports being only single pins, we now have modules with vectors as ports, to which …… -
异步fifo（1）
什么时异步fifo FIFO，即First In First Out ，是一种先进先出的数据缓存器，异步FIFO 是指读写时钟不一致，读写时钟是互相独立的。数据从一个时钟域写入FIFO…… -
FPGA原理和结构
设计流程和工具 设计流程 RTL级描述电路，逻辑综合，技术映射，布局布线，生成配置数据。 基于HDL的设计流程 1.工程的创建 包括源程序，设置文件，约束文…… -
FPGA 中 IP基础学习
IP 是什么？ 首先，要知道什么是IP。Intellecture Property，相当于软件领域的API函数库，三方开源项目。要开发一个真正可用的电路设计，不管什么领域，总会……